C114通信網(wǎng)  |  通信人家園

技術(shù)
2024/5/20 11:21

臺積電準備生產(chǎn)HBM4基礎芯片:采用N12FFC+和N5制程技術(shù)

愛(ài)集微  

針對當前人工智能(AI)市場(chǎng)的需求,預計新一代HBM4存儲將與當前的HBM產(chǎn)品有幾項主要的變化,其中最重要的就是內存堆棧鏈接接口標準,將從原本就已經(jīng)很寬的1024比特,進(jìn)一步轉向倍增到超寬的2048比特,這使得HBM4內存堆棧鏈接將不再像往常一樣,芯片供應商將需要采用比現在更先進(jìn)的封裝方法,來(lái)容納堆棧鏈接接口超寬的內存。

在日前舉辦的2024年歐洲技術(shù)研討會(huì )上,臺積電提供了有關(guān)接下來(lái)將為HBM4制造的基礎芯片一些新細節。未來(lái)HBM4將使用邏輯制程來(lái)生產(chǎn),由于臺積電計劃采用其N(xiāo)12和N5制程的改良版,借以完成這項任務(wù)。相較于存儲供應商目前沒(méi)有能力可以經(jīng)濟的生產(chǎn)如此先進(jìn)的基礎芯片,這一發(fā)展預計使得臺積電借此也能在HBM4制造中占據有利地位。

據報道,針對第一波HBM4的生產(chǎn),臺積電準備使用兩種制程技術(shù),包括N12FFC+和N5。根據臺積電設計與技術(shù)平臺高級總監表示,正在與主要HBM存儲合作伙伴(美光、三星、SK海力士)合作,在先進(jìn)節點(diǎn)上達成HBM4的全堆棧集成。其中,在N12FFC+生產(chǎn)的基礎芯片方面是具有成本效益的做法,而N5制程技術(shù)生產(chǎn)的基礎芯片,則可以在HBM4的性能需求下,以更優(yōu)異的功耗性能提供更多基礎芯片。

報道指出,臺積電認為,他們的N12FFC+制程非常適合實(shí)現HBM4性能,使存儲供應商能夠建構12層堆棧 (48GB) 和16層堆棧 (64GB),每堆棧帶寬超過(guò)2TB/s。另外,臺積電也正在針對HBM4通過(guò)CoWoS-L和CoWoS-R先進(jìn)封裝進(jìn)行優(yōu)化,達到HBM4的接口超過(guò)2000個(gè)互連,以達到信號完整性。

另外,N12FFC+技術(shù)生產(chǎn)的HBM4基礎芯片,將有助于使用臺積電的CoWoS-L或CoWoS-R先進(jìn)封裝技術(shù)構建系統級封裝 (SiP),該技術(shù)可提供高達8倍標線(xiàn)尺寸的中介層,空間足夠容納多達12個(gè)HBM4內存堆棧。根據臺積電的數據,目前HBM4可以在14mA電流下達到6GT/s的數據傳輸速率。

至于在N5制程方面,存儲制造商也可以選擇采用臺積電的N5制程來(lái)生產(chǎn)HBM4基礎芯片。N5制程建構的基礎芯片將封裝更多的邏輯,消耗更少的功耗,并提供更高的性能。其最重要的好處是這種先進(jìn)的制程技術(shù)可以達到非常小的互連間距,約6~9微米。這將使得N5基礎芯片與直接鍵合結合使用,進(jìn)而使HBM4能夠在邏輯芯片頂部進(jìn)行3D堆棧。直接鍵合可以達到更高的內存性能,這對于總是尋求更大內存帶寬的AI和高性能計算(HPC)芯片來(lái)說(shuō)預計將是一個(gè)巨大的提升。

給作者點(diǎn)贊
0 VS 0
寫(xiě)得不太好

免責聲明:本文僅代表作者個(gè)人觀(guān)點(diǎn),與C114通信網(wǎng)無(wú)關(guān)。其原創(chuàng )性以及文中陳述文字和內容未經(jīng)本站證實(shí),對本文以及其中全部或者部分內容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾,請讀者僅作參考,并請自行核實(shí)相關(guān)內容。

熱門(mén)文章
    最新視頻
    為您推薦

      C114簡(jiǎn)介 | 聯(lián)系我們 | 網(wǎng)站地圖 | 手機版

      Copyright©1999-2024 c114 All Rights Reserved | 滬ICP備12002291號

      C114 通信網(wǎng) 版權所有 舉報電話(huà):021-54451141